在 VHDL 中声明一个信号

在 VHDL 中，信号是用来表示电路中的一个值或状态的。信号可以是标量（单个值）或矢量（多个值），信号声明必须在 architecture 中进行。

声明标量信号

以下是声明一个标量信号的语法：

signal signal_name : signal_type := initial_value;

• signal_name：信号的名称
• signal_type：信号的类型，可以是 std_logic、std_logic_vector 等
• initial_value：信号的初始值，可以省略

例如，以下代码声明了一个名为 enable 的标量信号，类型为 std_logic：

signal enable : std_logic;

声明矢量信号

以下是声明一个矢量信号的语法：

signal signal_name : signal_type(range) := initial_value;

• signal_name：信号的名称
• signal_type：信号的类型，例如 std_logic_vector、unsigned 等
• range：信号的范围，例如 (7 downto 0) 表示一个 8 位的矢量
• initial_value：信号的初始值，可以省略

例如，以下代码声明了一个名为 data_in 的矢量信号，类型为 std_logic_vector，长度为 8：

signal data_in : std_logic_vector(7 downto 0);

示例代码

以下是一个使用信号的示例代码，该代码将两个 8 位二进制数字相加：

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity adder is
    port(
        a : in std_logic_vector(7 downto 0);
        b : in std_logic_vector(7 downto 0);
        result : out std_logic_vector(7 downto 0)
    );
end entity;

architecture adder_arch of adder is
    signal sum : unsigned(8 downto 0);
begin
    sum <= unsigned(a) + unsigned(b);
    result <= std_logic_vector(sum(7 downto 0));
end architecture;

在上述代码中，sum 为一个矢量信号，表示两个 8 位数字的和。这里使用了 numeric_std 库中的 unsigned 类型来执行数学运算。