在本文中，我们将讨论同步控制计数器的概述，并将详细讨论其电路图，电路励磁表，时序图。让我们一一讨论。
概述 ：
可以使用Toggle或D型触发器来制作同步计数器，并且比异步计数器更易于设计。由于触发器的时钟输入全部一起计时，并且同时具有相同的时钟信号，因此将其称为同步计数器。由于时钟与所有触发器并行馈送，因此也称为并行计数器。
先决条件–
同步计数器的设计和以下先决条件如下。
- 在这种类型的计数器模式下，将应用控制输入。
- 模式控制输入决定哪个顺序后跟一个计数器。
- 设计步骤与同步计数器设计相同。
- 任何类型的FF均可用于这种设计。
例子 ：
考虑一个可以对mod 4或mod 8进行计数的计数器，该计数器由模式控制输入决定(例如S)。如果S = 0，则它将用作mod 4计数器；如果S = 1，则将执行递减计数。
- 对于这种类型的计数器的设计，2 3 = 8(因为最多需要3位才能计数到7)，即需要3个FF。这里使用T FF。下图显示了状态图。
- 在这种情况下，如果计数器状态低于011，则S的值可以为0或1，因为在mod -4或mod 8中，直到011的计数顺序在两种情况下都是相同的。因此，S的值可以为0或1。如果S = 0，则计数器从011到000的转换发生。如果S = 1，则发生从011到100的过渡。此后，S的值可以为0或1，直到状态000出现为止。
电路励磁表：
它显示了FF的当前状态以及施加时钟脉冲后的下一个状态和输入值。这里使用T FF。因此，只有当相应的状态输出值从0更改为1或从1更改为0时，FF的T(toggle)输入的值才为1。否则，它保持不变。下表是根据所需的计数顺序而定。
Q - means Present state
Q* - means next state.
在这里，我们使用K映射找出3个触发器的输入变量的最小布尔表达式。
电路图 ：
在这里，该电路是针对我们已经获得的表达式实现的。电路输出顺序与状态图中所示相同。
时序图：
可以从时序图中验证计数器的顺序。如果计数器复位且控制输入S为0，则它将遵循mod-4的顺序，即它将计数000、001、010、011并重复。如果计数器复位并且控制输入S为1，则计数器将对序列000、001、010、011、100、101、110、111进行计数，然后重复。
情况1 ：
当S = 0时，在第4个-ve沿触发时钟脉冲之后。
- 当Q 2 = 0时，Q 1 = 1，Q 0 = 1且S = 0，即在第3个边沿时钟脉冲后3 FF的状态。
- 将它们放入表达式T2 = Q 2 Q 1 Q 0 + SQ 1 Q 0 = 0 + 0 = 0，然后在第4个-ve沿触发的时钟脉冲FF 3之后保留其状态，即Q 2 = 0
- T 1 = Q 0 = 1，因此FF 2切换其输出状态，即Q1变为0
- T 0 = 1，因此FF 1切换其输出状态，即Q 0变为0
- Q 2 Q 1 Q 0在第4个负时钟之后0 0 0，其十进制等效值为0
- 因此，从110到000的过渡(复位)发生在第4个-Ve边缘之后。
情况2 ：
当S = 1时，在第4个-ve边沿触发时钟脉冲之后。
- 当Q 2 = 0时，Q 1 = 1，Q 0 = 1且S = 1，即在第3个边沿时钟脉冲后3 FF的状态。
- 将它们放入表达式T2 = Q 2 Q 1 Q 0 + SQ 1 Q 0 = 0 + 1 = 1，然后在第4个-ve边沿时钟脉冲FF 3保留其切换状态，即Q 2变为1。
- T 1 = Q 0 = 1，因此FF 2切换其输出状态，即Q 1变为0
- T 0 = 1，因此FF 1切换其输出状态，即Q 0变为0
- Q 2 Q 1 Q 0变为第4个负时钟1 0 0，其十进制等效值为4
mod-4或mod-8计数器的时序图
说明：
此处-Ve边沿触发用于切换目的。
- 由于T1 = Q 0 。因此，仅当存在下降沿(即使用-ve边沿触发的时钟)且Q 0 = 1时，FF 1的输出状态才会改变，然后发生翻转，T1的输出状态就会改变。
- 当T2 = Q 1 Q 0 S + Q 2 Q 1 Q 0时。如果S = 0，则仅当Q 2 Q 1 Q 0将为1且存在下降沿时，FF 2的输出状态才会更改，否则将保留该状态。
- 如果S = 1，则T2 = Q 1 Q 0 + Q 2 Q 1 Q 0 ，因此，当Q 1 Q 0结果为1或Q 2 Q 1 Q 0结果为1并且存在时钟下降沿时，FF 3的输出状态将改变。 。
- 因此，在每个-Ve边沿时钟脉冲时，输出状态都会改变。