📜  流水线架构及其图表

📅  最后修改于: 2021-09-27 22:35:44             🧑  作者: Mango

流水线处理器由一系列 m 个数据处理电路组成,称为阶段或段,它们共同对通过它们的数据操作数流执行单个操作。每个阶段都会进行一些处理,但只有在操作数集通过整个管道后才能获得最终结果。如图所示,级 S (i)包含一个多字输入寄存器或锁存器 R (i)和一个数据通路电路 C (i) ,通常是组合的。 R (i)保存部分处理的结果,因为它们在管道中移动;它们还可以作为缓冲,防止相邻阶段相互干扰。

公共时钟信号使 R (i)同步改变状态。每个 R (i)的同步改变状态。每个 R (i)从前一级 S (i-1 ) 接收一组新的输入数据 D (i-1) ,但 R (1)的数据是从外部源提供的。 D (i-1)表示C (i-1)在前一个时钟周期计算的结果。一旦 D (i-1)被加载到 R (i) 中,C (i) 就进入 D (i-1)以计算新的数据集 D (i) 。因此,在每个时钟周期内,每个阶段都将其先前的结果传输到下一个阶段,并计算出一组新的结果。