什么是 Alpha 21064 处理器？

Alpha 21064 是一种微处理器，由一家名为 Digital Equipment Corporation 的公司于 1992 年开发。它有时也被称为 EV4，这是它的代号。该微处理器是其前身 EV3 的升级版，EV3 采用 Digital 的 1.0 微米 CMOS-3 工艺制造。然而，EV4 是使用 0.75 微米 CMOS-4 工艺制造的。这种制造技术被认为是一项突破性的创新，帮助它成为当时最快的微处理器。很快，IBM 推出了多芯片 POWER2，它成为了最快的微处理器。

Alpha AXP 架构：

Alpha AXP 体系结构提供了一个大的 64 位线性地址空间。它还提供了带有 DEC OSF/1 的完全 64 位操作系统。由于它是 64 位架构，因此避免了可能包含孤立 32 位指令和其他兼容性问题的硬件包袱。这种架构还避免了条件代码、特殊寄存器、抑制指令和分支延迟槽指令。类似地，它还避免了对可能通过周期时间限制限制预期系统性能的功能的直接硬件支持。该设计使用软件辅助来提供支持以实现全部功能。所有数据在寄存器和内存之间移动，无需计算。

• 寻址： AXP 采用与 Intel X86 和 VAX 计算机非常相似的 little-endian 字节寻址。使用字节操作指令和对序列的单个指令修改，系统可以访问大端和小端数据。 AXP 还以每页为基础进行虚拟到物理地址的映射，它的页为 8 KB。
• 数据类型：该架构的数据单元是 64 位四字，但它也支持 32 位长字。浮点数据类型包括 32 位单精度和 64 位双精度格式的 IEEE 和 VAX 格式。直接加载和存储指令不支持字节和字数据类型，但短指令序列支持。

阿尔法 21064：

Alpha 21064 是 Alpha AXP 架构的第一个实现。它有 168 万个晶体管。这是一个精心设计的微处理器，它通过超标量操作和异常高频的内部时钟周期提供高性能。它还具有片上可编程系统时钟，有助于轻松适应各种系统设计。系统设计可以以系统时钟频率的 2 到 8 倍运行 CPU。微处理器设计者控制的两个因素是周期时间和每个周期完成的指令数。

建筑学 ：

• 流水线：有两种流水线——整数流水线和浮点流水线。整数流水线有 7 个阶段，而浮点流水线有 10 个阶段。前 4 个阶段通常由两者共享。每个阶段最多可以并行处理 2 条指令。在指令获取 (IF) 阶段，处理器每个周期从 8 KB 指令高速缓存中获取一对指令。交换阶段控制指令预取、执行分支预测和缓存索引计算。 Intrafetch 依赖项由 issue-zero (I0) 阶段检查。它还完成了 issue-one (I1) 阶段的解码和设置。整数和浮点寄存器文件在问题一阶段被读取。它们为整数、浮点、负载和分支计算提供数据。

• 整数单元：整数单元由整数寄存器文件 (IRF) 和 Ebox 组成。 IRF 包含 32 个 64 位通用寄存器。它总共有 6 个端口——四次读取和两次写入，以允许并行执行整数计算和加载、存储、分支操作。数据路径中包含专用的加法器、移位器、乘法器和逻辑单元。加法器和逻辑单元在一个周期内提供结果。然而，移位器需要两个周期才能得到结果。移位器是完全流水线的，但乘法器没有流水线以节省面积。
• 浮点单元：浮点单元由F-box和FRF组成。它的单元结合了短延迟和最大吞吐量。它包含一个 64 位寄存器文件的 32 位条目，具有两个写端口和三个读端口。每个周期都可以启动一个新的指令周期，相关操作需要六周期延迟。快速的周期时间目标转化为更长的总延迟，以周期为单位。
• 地址单元：地址单元也称为Abox。它执行所有加载和存储操作。它包含一个专用的位移加法器，可以与其他单元并行执行。它还有一个 32 项数据转换后备缓冲区。本单元允许每个条目的范围为 8 KB、64 KB、512 KB 或 4 MB。地址单元也可以阻塞独立的指令。写缓冲区合并来自相邻存储的数据以减少片外带宽需求。它还允许对关键负载数据进行早期服务。它通过暂时延迟本来会占用数据总线的存储来实现这一点。通过在单独的缓存标签和数据数组中使用最后存储数据访问当前存储标签，地址单元允许以任何顺序进行背靠背加载和存储操作。
• 缓存： Alpha 21064 有两个片上主缓存，分别称为 I-Cache 和 D-Cache。 I-Cache 是 8 KB 指令缓存，而 D-Cache 是 8 KB 数据缓存。六晶体管静态随机存取存储器 (SRAM) 单元已用于构建这些高速缓存。 B-Cache 是可选的二级缓存，容量为 128 KB 到 16 MB。高速缓存在 200 MHz 时以 12.5 至 66.67 MHz 运行。所有三个缓存都是直接映射的，但默认情况下，I-Cache 和 D-cache 的行周期为 32 字节，而 B-Cache 的行大小为 128 字节。
• 接口：接口非常灵活，可以适应各种系统设计。虽然该芯片在 3.3 伏电源下工作，但它也可以与 5 伏电源接口。外部接口是 128 位数据总线。数据总线的宽度可以配置，既可以有原来的128位外部接口，也可以有64位外部接口。
• 制造：从 EV3 中学到的知识有助于 EV4 的制造。 EV3 采用 Digital 的 1.0 微米 CMOS-3 工艺制造。 Alpha 21064 采用 0.75 微米 CMOS-4 工艺制造，具有 3 层铝互连。它包含 168 万个晶体管。它的尺寸为 13.9 毫米 x 16.8 毫米，面积为 233.52 平方毫米。 CMOS-4S 工艺的特征尺寸为 0.675 微米。该工艺后来用于制造，而不是常规的 CMOS-4，这有助于将芯片的整体尺寸从 233.52 mm2 缩小到 186 mm2。
• 升级版本：在最初的 Alpha 21064 基础上进行了进一步的开发，后来出现了许多版本。 Alpha 21064A、Alpha 21066、Alpha 21066A、Alpha 21068、Alpha 21068A是出来的升级版。