PowerPC架构

PowerPC体系结构是用于个人计算机的微处理器。 PowerPC是一种RISC(精简指令集计算机)体系结构，它是功能强大且低成本的微处理器。 RISC体系结构试图使处理器尽可能繁忙。

PowerPC的设计功能如下：

• 广泛的实施
• 简单的处理器设计
• 超标量架构
• 多处理器功能
• 64位架构
• 支持大端和小端模式下的操作。 PowerPC可以在运行时从一种模式切换到另一种模式。
• 浮点指令的单独一组浮点寄存器(FPR)

PowerPC机器架构：

1. 记忆：
   内存由8位字节组成。两个连续的字节构成一个半字，四个字节构成一个字，八个字节构成一个双字，十六个字节构成一个四字。可以使用虚拟地址空间(2 ⁶⁴个字节)编写PowerPC程序。地址空间分为固定长度的段，这些段又分为页面。
2. 寄存器：
   从GPR0到GPR31有32个通用寄存器(GPR)。每个寄存器的长度为64位。通用寄存器用于存储和处理数据和地址。由于PowerPC机器支持浮点数据格式，因此它具有用于计算的浮点单元(FPU)。
   PowerPC体系结构支持的某些寄存器是：

   Register                   Operations
   Link Register(LR)          Contain address to return at 
                              the end of the function call
   
   Condition Register         Signify the result of an
   (CR)                       instruction
   
   Count Register             For Loop count
   (CTR) 

3. 资料格式：
   • 整数存储为8位，16位，32位或64位二进制数。
   • 字符使用8位ASCII码表示。
   • 浮点使用两种不同的浮点格式表示，即单精度格式和双精度格式。
4. 指令格式：
   PowerPC支持七种基本指令格式。所有这些指令格式均为32位长。与其他RISC系统(例如SPARC)相比，PowerPC体系结构指令格式具有更多的多样性和复杂性。 PowerPC的位编号与大多数其他定义相反：

   bit 0 is the most significant bit, and 
   bit 31 is the least significant bit 

   指令首先由称为主要操作码的字段中的高6位解码。其余的26位包含操作数说明符，立即操作数和扩展操作码的字段，这些字段可能是保留的位或字段。

5. 寻址方式：
   加载和存储操作使用以下三种寻址模式之一，具体取决于操作数的值：

   Mode                      Target address(TA) calculation
   Register indirect         TA=(register)
   
   Register indirect         TA=(register-1) + (register-2)
   with index
   
   Register indirect         TA=(register) + displacement
   with immediate
   index 

   分支指令使用以下三种寻址模式之一：

   Mode                      Target address(TA) calculation
   Absolute                  TA=actual address
   
   Relative                  TA=current instruction address + displacement
   
   Link Register             TA=(LR) 
   
   Count Register            TA=(CR) 

6. 指令系统：
   PowerPC体系结构比其他RISC系统更为复杂。因此，PowerPC体系结构具有大约200条机器指令。这种体系结构遵循指令的流水线执行，这意味着将从内存中取出一条指令并对其进行解码时执行一条指令。
7. 输入和输出：
   PowerPC体系结构遵循两种不同的方法来执行I / O操作。在一种方法中，使用虚拟地址空间，而在另一种方法中，使用虚拟内存管理执行I / O。