使用计数器控制信号生成

• 在各种数字应用(例如：硬连线控制单元)中，需要控制信号以特定时间顺序启动、执行和步进各种操作。
• 为此需要控制信号并且为了产生控制信号，设计了一个计数器电路，其输出端连接到解码器。解码器提供所需的控制信号。
• 计数器可以是同步的或异步的。
• 计数器的设计过程同参考(this)。

控制信号生成框图

控制信号的设计可以通过考虑这个例子来理解。
示例 –生成可提供以下脉冲序列的控制信号。脉冲串将在 7 个脉冲后重复。

控制信号

这里我们需要生成一个控制信号(比如 S)，它可以生成0111001 的周期性脉冲序列，然后重复。脉冲串在 7 个 7 个脉冲后重复。因此，需要 mod -7 计数器。 Mod-7 计数器的输出将连接到解码器电路。为此，将设计一个 mod –7 计数器。需要三个 T 翻转(因为我们需要数到 000 到 110，因此需要 3 位)。
关于 Mod — N 计数器的设计，请参考这篇文章。

为 mod-7 计数器设计 –
这里 Q 是前一个状态，Q* 是下一个状态。

mod-7计数器的电路励磁表

从 K-映射获得的 T 触发器的输入表达式如下所示。

解码器的真值表是通过观察给定的时序(0111001 )获得的。解码器的输出 S 的简化表达式是使用 K-map 获得的。未使用的计数被视为不关心。
每个计数序列映射到一个控制信号位。
解码器的组合逻辑可以通过求解K图来找到。

解码器电路的简化表达式为 S= Q ₁ + Q’ ₂ Q ₀ 。
示例 —当我们处于状态 Q ₂ =0 Q ₁ = 0 Q ₀ = 0 时，则 S 的值 = 0+0.1= 0。

使用解码器完成逻辑图。

解码器电路在每个时钟(-ve 边沿触发)脉冲后生成输出。输出即 S 将作为其他电路的控制信号。

控制信号的产生发生在每个负沿时钟之后，这种控制信号的时序图也可以如下所示绘制。每个计数器状态用于产生一个控制信号。

计数器产生控制信号 S 的时序图