并行加法器和并行减法器

先决条件 – 全加器，全减法器

并行加法器 –
单个全加器执行两个一位数和一个输入进位的加法。但是并行加法器是一种数字电路，能够通过并行操作相应的位对来找到长度大于一位的两个二进制数的算术和。它由连接在链中的全加器组成，其中每个全加器的输出进位连接到链中下一个更高阶全加器的进位输入。 n 位并行加法器需要 n 个全加器来执行运算。所以对于两位数，需要两个加法器，而对于四位数，需要四个加法器，依此类推。并行加法器通常包含进位超前逻辑，以确保后续加法阶段之间的进位传播不会限制加法速度。

并行加法器的工作 –

1. 如图所示，首先全加器 FA1 将 A1 和 B1 与进位 C1 相加，生成和 S1(输出和的第一位)和连接到链中下一个加法器的进位 C2。
2. 接下来，全加器 FA2 使用该进位位 C2 与输入位 A2 和 B2 相加以生成和 S2(输出和的第二位)和进位 C3，该进位 C3 再次进一步连接到链中的下一个加法器和很快。
3. 该过程一直持续到最后一个全加器 FAn 使用进位位 Cn 与其输入 An 和 Bn 相加以生成沿最后一个进位位 Cout 的输出的最后一位。

并行减法器 –

并行减法器是一种数字电路，能够通过对相应的位对并行运算来求出长度大于一位的两个二进制数的算术差。并行减法器可以以多种方式设计，包括半减法器和全减法器的组合、全减法器或具有减数补码输入的全加器。

并行减法器的工作 –

1. 如图所示，并行二进制减法器由所有全加器与减数补码输入组合而成。
2. 此运算认为被减数与被减数的 2 的补数相加等于它们的减法。
3. 首先通过非门得到B的1的补码，然后通过进位加1来找出B的2的补码。再把它加到A上进行算术减法。
4. 该过程一直持续到最后一个全加器 FAn 使用进位位 Cn 与其输入 An 和 Bn 的 2 的补码相加，以生成沿最后一个进位位 Cout 的输出的最后一位。

并行加法器/减法器的优点 –

1. 与串行加法器/减法器相比，并行加法器/减法器执行加法运算速度更快。
2. 加法所需的时间不取决于位数。
3. 输出为并行形式，即同时添加/减去所有位。
4. 它的成本更低。

并行加法器/减法器的缺点 –

1. 每个加法器必须等待从链中的前一个加法器生成的进位。
2. 发现传播延迟(与进位移动相关的延迟)随着要添加的位数的增加而增加。

参考 –加法器 – 维基百科