超大规模集成(VLSI)是通过将数千个晶体管组合到单个芯片中来创建集成电路(IC)的过程。 VLSI始于1970年代，当时正在开发复杂的半导体和通信技术。微处理器是VLSI设备。

在引入VLSI技术之前，大多数IC只能执行有限的功能。电子电路可能由CPU，ROM，RAM和其他粘合逻辑组成。 VLSI使IC设计人员将所有这些都添加到一个芯片中。

在过去的几十年中，电子行业取得了惊人的增长，这主要归功于大规模集成技术和系统设计应用的快速发展。随着超大规模集成电路(VLSI)设计的出现，集成电路(IC)在高性能计算，控制，电信，图像和视频处理以及消费类电子产品中的应用数量一直在快速增长。

当前的最先进技术，例如高分辨率和低比特率的视频和蜂窝通信，为最终用户提供了数量惊人的应用程序，处理能力和便携性。预计这种趋势将迅速增长，这对VLSI设计和系统设计具有非常重要的意义。

VLSI设计流程

VLSI IC电路设计流程如下图所示。设计的各个级别均已编号，并且各块显示了设计流程中的过程。

首先是规格，然后是摘要，要设计的数字IC电路的功能，接口和体系结构。

然后创建行为描述，以从功能，性能，对给定标准的遵从性和其他规范方面分析设计。

使用HDL完成RTL描述。模拟此RTL描述以测试功能。从这里开始，我们需要EDA工具的帮助。

然后使用逻辑综合工具将RTL描述转换为门级网表。门级网表是按照门和门之间的连接描述电路的，门和门的连接应满足时序，功率和区域规格。

最后，进行物理布局，将对其进行验证，然后发送至制造。

Y图

Gajski-Kuhn Y图表是一个模型，它涵盖了设计半导体器件时的考虑因素。

Gajski-Kuhn Y图表的三个区域在径向轴上。可以使用同心环将每个域划分为抽象级别。

在顶层(外环)，我们考虑芯片的体系结构。在较低级别(内环)，我们先后将设计改进为更精细的详细实现-

通过高层综合或逻辑综合的过程，可以从行为描述中创建结构描述。

通过布局合成可以从结构化的描述中创建物理描述。

设计层次结构

设计层次结构涉及“分而治之”的原则。没什么，只是将任务分解为较小的任务，直到达到最简单的水平。此过程最合适，因为设计的最后演变已经变得如此简单，以至于其制造变得更加容易。

我们可以将给定的任务设计到设计流程过程的领域(行为，结构和几何)。为了理解这一点，让我们举一个设计16位加法器的示例，如下图所示。

在这里，整个16位加法器芯片被分为4个模块，每个模块具有4位加法器。此外，将4位加法器分为1位加法器或半加法器。 1位加法是最简单的设计过程，其内部电路也易于在芯片上制造。现在，连接最后四个加法器，我们可以设计一个4位加法器，然后继续设计一个16位加法器。