8086微处理器最小模式配置（Min模式）

概述：

当 MN/MX' = 1 时，8086 微处理器以最小模式运行。
在最小模式下，8086 是系统中唯一提供内存操作和 I/O 接口所需的所有控制信号的处理器。
这里的电路很简单，但不支持多处理。
收发器、锁存器、8284 时钟发生器、74138 解码器、存储器和 i/o 设备等其他组件也存在于系统中。
8086 的地址总线为 20 位长。通过这个我们可以访问 2^{个 20}字节的内存，即 1MB。在 20 位中，16 位 A ₀到 A ₁₅ （或 16 条线）与数据总线复用。通过多路复用，这意味着它们将在机器周期的第一个 T 状态期间充当地址线，而在其余时间，它们充当数据线。 A ₁₆至A ₁₉复用S ₃至S ₆并且BHE'与S ₇复用。

8086 为内存操作和 I/O 接口提供的控制信号：
它们用于识别总线是否携带有效地址，需要在总线上传输数据的方向，数据总线上何时有有效的写数据以及何时将读数据放在系统总线上。因此，它们的序列模式使所有操作在特定的机器周期中成功。

最小模式电路

8282（8位）锁存器：
锁存器被缓冲 D FF。它们用于通过控制信号 ALE 将有效地址与多路复用地址/数据总线分开，该控制信号连接到 8282 的选通（STB）。ALE 为高电平有效信号。这里需要三个这样的锁存器，因为地址是 20 位。

8286（8位）收发器：
它们是双向缓冲器，也称为数据放大器。它们用于将有效数据与多路复用添加/数据总线分开。因为数据总线是 16 位长，所以需要两个这样的收发器。 8286 连接到 DT/R' 和 DEN' 信号。它们通过 DEN 信号启用。数据总线上的数据方向由 DT/R' 信号控制。 DT/R'连接到T，DEN'连接到OE'。

数据流向

8284 时钟发生器用于提供时钟。
M/IO'= 1，则通过总线进行 I/O 传输。当 M/IO' = 0 时，执行 I/O 操作。
信号RD'和写WR'用于识别是否正在执行读总线周期或写总线周期。当 WR' = 0 时，表示数据总线上的有效输出数据。
RD' 表示 8086 正在执行读取数据或指令提取过程。在读取操作期间，还使用了另一个控制信号，即 DEN（数据使能），它指示外部设备何时应该将数据放在公共汽车。
所有操作的控制信号都是通过解码 M/IO'、RD'、WR' 生成的。它们由 74138 3:8 解码器解码。

INTR 和 INTA ：
当 INTR = 1 时，其他设备会中断 8086 以为其服务。当 INTA'= 0 时，表明处理器已准备好为它们服务。
总线请求由其他设备使用 HOLD 信号发出，处理器使用 HLDA 输出信号确认它们。
有关 8086 最小模式引脚的更多详细信息，请参阅（本文）。

时序图：
通过时序图可以很容易地理解 min 模式的工作原理。

所有处理器的总线周期至少有 4 个 T 状态（T ₁ ,T ₂ ,T ₃ ,T ₄ ）。地址由处于 T1 状态的处理器给出。它在总线上可用于一个 T 状态。
在 T _{2 中，}总线处于三态以改变总线的方向（在数据读取周期的情况下）。
数据传输发生在 T ₃和 T ₄之间。
如果寻址设备较慢，则在 T ₃和 T ₄之间插入等待状态。

操作码获取或读取时序图

在T ₁状态ALE = 1 时，这表示地址总线上锁存了一个有效地址，并且M / IO'= 1，这表示内存操作正在进行中。
在 T ₂中，地址从本地总线中移除并被发送到被寻址的设备。然后总线是三态的。
当 RD' = 0 时，有效数据出现在数据总线上。
在T ₂ DEN' =0 期间，使能收发器，DT/R' = 0 期间，表示接收到数据。
在 T _{3 期间，}数据被放在数据总线上，处理器读取它。
输出设备使 READY 线为高电平。这意味着输出设备已经执行了数据传输过程。当处理器将读取信号设为 1 时，输出设备将再次将其总线驱动器设为三态。

写内存周期

在T ₁状态ALE = 1 时，这表示地址总线上锁存了一个有效地址，并且M / IO'= 1，这表示内存操作正在进行中。
在 T ₂中，处理器将要写入的数据发送到寻址位置。
数据在总线上缓冲直到 T ₄状态的中间。
WR'=0 变为 T ₂的开始。
BHE' 和 A0 信号用于选择存储器或 I/O 字的一个或多个字节。
在 T ₂ DEN' =0 期间，启用收发器，DT/R' = 1 表示数据由处理器传输到寻址设备。

如上表所示，使用M/IO'和RD'WR'的解码来执行各种内存和I/O操作。