8086是第一个采用40引脚DIP(双列直插式封装)芯片的16位微处理器。现在让我们详细讨论8086微处理器的引脚配置。

8086引脚图

这是8086微处理器的引脚图-

现在让我们详细讨论信号-

电源和频率信号

它在V _CC引脚40上使用5V DC电源，并在V _SS引脚1和20上使用地进行操作。

时钟信号

时钟信号通过引脚19提供。它为处理器提供时序进行操作。不同版本的频率不同，即5MHz，8MHz和10MHz。

地址/数据总线

AD0-AD15。这些是16地址/数据总线。 AD0-AD7携带低位字节数据，AD8AD15携带高位字节数据。在第一个时钟周期中，它携带16位地址，然后再携带16位数据。

地址/状态总线

A16-A19 / S3-S6。这些是4个地址/状态总线。在第一个时钟周期中，它带有4位地址，随后它带有状态信号。

S7 / BHE

BHE代表总线高使能。它在引脚34上可用，用于指示使用数据总线D8-D15的数据传输。该信号在第一个时钟周期为低电平，此后有效。

读( $ \ overline {RD} $ )

它在引脚32处可用，用于读取信号以进行读取操作。

准备

它在引脚22上可用。这是来自I / O设备的确认信号，表明已传输数据。这是一个高电平有效信号。高电平时，表明设备已准备好传输数据。当它为低时，它指示等待状态。

重启

它在引脚21处可用，用于重新开始执行。它使处理器立即终止其当前活动。该信号在前四个时钟周期为高电平有效，以使微处理器复位。

INTR

它在引脚18上可用。它是一个中断请求信号，在每个指令的最后一个时钟周期内对其进行采样，以确定处理器是否将此信号视为中断。

NMI

它代表不可屏蔽的中断，可在引脚17处使用。它是边沿触发的输入，它引起对微处理器的中断请求。

$ \ overline {TEST} $

该信号类似于等待状态，可通过引脚23使用。当该信号为高电平时，处理器必须等待IDLE状态，否则继续执行。

MN / $ \ overline {MX} $

它代表最小/最大，可在引脚33处获得。高电平时，它以最小模式工作，反之亦然。

INTA

这是一个中断确认信号，其ID在针脚24处可用。当微处理器接收到该信号时，它将确认该中断。

ALE

它代表地址使能锁存器，可通过引脚25使用。每次处理器开始任何操作时都会产生一个正脉冲。该信号指示地址/数据线上有效地址的可用性。

登

它代表数据使能，可通过引脚26使用。它用于使能收发器8286。收发器是一种用于从地址/数据总线中分离数据的设备。

DT / R

它代表数据发送/接收信号，可通过引脚27使用。它确定通过收发器的数据流的方向。当它为高电平时，数据被发送出去，反之亦然。

M / IO

该信号用于区分内存操作和I / O操作。高电平时表示I / O操作，低电平时表示存储器操作。它在引脚28上可用。

写

它代表写信号，可在引脚29上使用。它用于根据M / IO信号的状态将数据写到存储器或输出设备中。

HLDA

它代表Hold Acknowledgement信号，可在引脚30上使用。该信号确认HOLD信号。

保持

该信号向处理器指示外部设备正在请求访问地址/数据总线。它在引脚31上可用。

QS ₁和QS ₀

这些是队列状态信号，可通过引脚24和25获得。这些信号提供指令队列的状态。其条件如下表所示-

S ₀ ，S ₁ ，S ₂

这些是提供操作状态的状态信号，总线控制器8288使用这些状态信号生成内存和I / O控制信号。这些在引脚26、27和28上可用。下表是显示其状态的表-

锁

当此信号有效时，它指示其他处理器不要让CPU离开系统总线。它可以在任何指令上使用LOCK前缀激活，并在引脚29上可用。

RQ / GT ₁和RQ / GT ₀

这些是其他处理器请求CPU释放系统总线的请求/授权信号。当CPU接收到信号时，它将发送确认。 RQ / GT ₀的优先级高于RQ / GT _1的优先级。