时钟 vhdl 测试台 - 任何代码示例

📌 相关文章

📜 时钟 vhdl 测试台 - 任何代码示例

📅 最后修改于: 2022-03-11 14:57:55.534000 🧑 作者: Mango

-- architecture declarative part
  signal  clock : std_ulogic := '1';
-- architecture statement part
  clock <= not clock after 5 ns;