如何在 Verilog 中制作测试台 - 无论代码示例 - 芒果文档

📌 相关文章

📜 如何在 Verilog 中制作测试台 - 无论代码示例

📅 最后修改于: 2022-03-11 14:56:24.956000 🧑 作者: Mango

代码示例1

module always_block_example;
reg clk;

initial
begin
clk = 0;
end

always
 #10 clk = ~clk;
endmodule