Makefile-指令

简介

Makefile 是一种用于自动化编译和构建程序的脚本语言。Makefile 指令是 Makefile 中的命令，用于执行各种任务，例如编译源代码、链接对象文件、生成可执行文件、打包压缩等。

常用指令

下面是一些常用的 Makefile 指令：

1. all

   all:
       gcc -o program file1.c file2.c
   

   all 是默认目标，执行 make 命令时会自动执行该目标下的命令。上述代码实现了将 file1.c 和 file2.c 编译成可执行文件 program。

2. clean

   clean:
       rm *.o program
   

   clean 是用于清除编译生成的文件，例如 .o 文件和可执行文件。上述代码实现了删除当前目录下的所有 .o 文件和 program 可执行文件。

3. $(CC)

   CC = gcc
   program: file1.c file2.c
       $(CC) -o program file1.c file2.c
   

   $(CC) 是一个变量，指定使用的编译器，默认为 cc。上述代码实现了使用 gcc 编译 file1.c 和 file2.c 并生成可执行文件 program。

4. CFLAGS

   CFLAGS = -Wall -O2
   program: file1.c file2.c
       gcc $(CFLAGS) -o program file1.c file2.c
   

   CFLAGS 是一个变量，指定编译参数。上述代码实现了使用 -Wall 和 -O2 选项编译 file1.c 和 file2.c 并生成可执行文件 program。

5. $(wildcard)

   SRC = $(wildcard *.c)
   program: $(SRC)
       gcc -o program $(SRC)
   

   $(wildcard) 是一个函数，用于获取指定目录下的所有匹配模式的文件路径。上述代码实现了编译当前目录下的所有 .c 文件并生成可执行文件 program。

总结

这些是常用的 Makefile 指令，通过学习这些指令，可以更加方便地使用 Makefile 进行自动化编译和构建程序。