一个 4 位进位先行加法器将两个 4 位数字相加，设计仅使用 AND、OR、NOT、NAND、NOR 门。假设所有输入都有补码和非补码两种形式，并且每个门的延迟是一个时间单位，那么加法器的总传播延迟是多少?假设进位网络已使用两级 AND-OR 逻辑实现。
(一) 4个时间单位
(B) 6个时间单位
(C) 10个时间单位
(D) 12个时间单位答案：(一)
说明：让第一个加法器的输入进位用 C1 表示。
现在，要计算 C2，我们需要 = P1C1 + G1 = 4 个门级(P1 需要 2 个门级)
要计算 S1，我们需要 = P1 XOR C1 = 2 + 2 = 4 个门级。
由于它是进位前瞻加法器，因此计算 C3 、S2 不必等待来自前一个加法器的进位输出 C2，因为 C2、C3 等将同时计算。
现在，
S2 计算为 = P2 XOR C2 = P2.C2′ + P2′.C2
= P2 (P1.C1 + G1 )’ + P2′ (P1.C1 + G1) [注意我们没有在这里任何地方使用第一个加法器 C2 的输出进位]
这可以使用 4 个门级来实现。
也可以通过使用 4 个门级等来计算 C3……
所以总的传播延迟是 4 个门级，因为在 4 个门级 = 4 个时间单位后，Si、Ci 的输出在相应的全加器上可用。
为了更清楚地理解它，请绘制进位前瞻加法器电路，然后检查它。
这个问题的测验