📅  最后修改于: 2020-12-29 11:02:31        🧑  作者: Mango

使用逻辑门的布尔代数简化示例在本节中，我们将介绍一些使用逻辑门简化布尔代数的示例。1. F1 = xyz'2. F2 = x + y'z3. F3 = xy'+ x'z4. F4 = x'y'z + x'yz + xy'F1 = xyz'，F2 = x + y'z，F3 = xy'+ x'z和F4 = x'y'z + x'yz + xy'的真值表xyzF1F2F3F4000000000101110...

📅  最后修改于: 2020-12-29 11:03:26        🧑  作者: Mango

布尔代数定律布尔代数的基本定律可以表述如下：交换定律指出，布尔方程中操作数顺序的互换不会改变其结果。例如：或运算符→A + B = B + AAND运算符→A * B = B * A乘法的关联定律指出，AND运算是对两个或两个以上变量进行的。例如：A *(B * C)=(A * B)* C分布定律指出，将两个变量相乘并将结果与变量相加将得到与将变量相加与单个变量相乘所得的值相同的值。例如：A + ...

📅  最后修改于: 2020-12-29 11:04:24        🧑  作者: Mango

使用布尔代数简化让我们考虑一个布尔函数的示例：AB + A(B + C)+ B(B + C)布尔函数AB + A(B + C)+ B(B + C)的逻辑图可以表示为：我们将根据布尔代数给出的规则简化此布尔函数。AB + A(B + C)+ B(B + C)AB + AB + AC + BB + BC {分配律； A(B + C)= AB + AC，B(B + C)= BB + BC}AB + AB...

📅  最后修改于: 2020-12-29 11:05:16        🧑  作者: Mango

地图简化Map方法涉及用于简化布尔表达式的简单，直接的过程。映射简化可以看成是真值表的图形排列，可以很容易地解释选择代数表达函数所需的最小项数。该地图方法也称为卡诺地图或K-map。真值表中变量的每种组合都称为中期。注意：当在真值表中表示时，n个变量的函数将具有2 ^ n个最小项，等效于从n位获得的2 ^ n个二进制数。在两个变量图中有四个最小项。因此，地图由四个正方形组成，每个最小项一个。每行标...

📅  最后修改于: 2020-12-29 11:06:10        🧑  作者: Mango

使用map方法简化布尔代数的示例1. F(x，y，z)=Σ(2,3,4,5)首先，在代表函数的每个最小项中标记1。因此，010、011、100、101被标记为1。随后，我们必须找到可能的相邻正方形。这些在地图中由两个矩形表示，每个矩形包含两个1。右上方的矩形代表x'y包围的区域。左下方的矩形代表乘积项xy'。这两个术语的总和给出了简化的表达式：F = x'y + xy'注意：在某些情况下，即使地图...

📅  最后修改于: 2020-12-29 11:07:11        🧑  作者: Mango

组合巡回赛组合电路包括逻辑门，这些逻辑门在任何时候的输出都直接由当前的输入组合确定，而与先前的输入无关。组合电路执行由一组布尔函数在逻辑上完全指定的特定信息处理操作。组合电路的基本组件是：输入变量，逻辑门和输出变量。“ n”个输入变量来自外部源，而“ m”个输出变量进入外部目标。在许多应用中，源或目标是存储寄存器。组合电路的设计程序组合电路的设计过程包括以下步骤：指出了问题。确定可用输入变量和所需...

📅  最后修改于: 2020-12-29 11:08:03        🧑  作者: Mango

半加法器半加法器电路需要两个二进制输入和两个二进制输出。输入变量显示加数和加数位，而输出变量产生和和进位。通过制定真值表，我们可以了解半加法器的函数。半加法器的真值表是：“ x”和“ y”是两个输入，而S(总和)和C(Carry)是两个输出。除非两个输入均为1，否则进位输出为0。“ S”代表总和的最低有效位。产品(SOP)表达式的简化总和为：S = x'y + xy'，C = xy半加法器电路的逻...

📅  最后修改于: 2020-12-29 11:08:56        🧑  作者: Mango

全-加法器该电路需要三个二进制输入和两个二进制输出。全加器的真值表为：输入变量“ x”和“ y”中的两个代表要添加的两个有效位。第三个输入变量“ z”表示从前一个较低有效位开始的进位。输出用符号“ S”表示总和，用“ C”表示进位。输入变量下的八行指定了这些变量可能具有的0和1的所有可能组合。全加法器电路的输入输出逻辑关系可以用两个布尔函数表示，每个输出变量一个。通过使用唯一的映射方法，可以简化每...

📅  最后修改于: 2020-12-29 11:09:48        🧑  作者: Mango

SR触发器/基本触发器触发器是逻辑门的一种应用。触发器电路可以无限期保持二进制状态(只要将功率输送到电路即可)，直到由输入信号将其切换到开关状态为止。SR触发器代表SET-RESET触发器。SET-RESET触发器由两个或非门和两个与非门组成。这些触发器也称为SR锁存器。这些触发器的设计还包括两个输入，分别称为SET [S]和RESET [R]。还有两个输出Q和Q'。时钟SR触发器基本触发器的操作...

📅  最后修改于: 2020-12-29 11:10:40        🧑  作者: Mango

D触发器D触发器是时钟SR触发器的略微修改。从上图可以看到，D输入连接到S输入，D输入的补码连接到R输入。当CP的值为'1'(HIGH)时，如果触发器的值为'0'(LOW)，则触发器进入SET状态，触发器切换为CLEAR状态。...

📅  最后修改于: 2020-12-29 11:11:33        🧑  作者: Mango

JK触发器JK触发器可以看作是SR触发器的一种改进。主要区别在于，中间状态比SR触发器的状态更精确。输入“ J”和“ K”的特性与SR触发器的“ S”和“ R”输入相同。J代表SET，'K'代表CLEAR。当输入J和K都处于高电平状态时，触发器切换到互补状态，因此，对于Q = 1的值，它切换到Q = 0，对于Q = 0的值，它切换到到Q = 1。...

📅  最后修改于: 2020-12-29 11:12:26        🧑  作者: Mango

T型触发器T触发器是JK触发器的简单得多的版本。J和K输入都已连接，也称为单输入JK触发器。触发器触发触发器的状态通过输入信号的瞬时变化而改变。这种瞬时变化被称为触发，其引起的过渡被称为触发了触发器。脉冲触发时钟触发器。脉冲从初始值“ 0”开始，瞬时变为“ 1”，不久后返回其初始值“ 0”。时钟脉冲为正或负。在脉冲之间的间隔内，正时钟源保持为“ 0”，而在发生脉冲期间则变为1。脉冲经过两个信号转换...

📅  最后修改于: 2020-12-29 11:13:22        🧑  作者: Mango

集成电路使用硅材料制造集成电路(IC)，并将其安装在陶瓷或塑料容器(称为芯片)中。 IC的基本组件由用于数字门的电子电路组成。各种栅极在IC内部互连以形成所需的电路。以下类别可以将集成电路(IC)大致分类：SSI(小型集成设备)这些类型的设备在单个封装中包含多个独立的门。这些门的输入和输出直接连接到封装中的引脚。逻辑门的数量通常少于10个，并受IC中可用引脚数的限制。MSI(中型规模集成设备)在单...

📅  最后修改于: 2020-12-29 11:14:18        🧑  作者: Mango

解码器解码器可以描述为一种组合电路，它将二进制信息从“ n”个编码输入转换为最多2 ^ n个不同的输出。注意：n位的二进制代码能够表示多达2 ^ n个编码信息的不同元素。最优选或常用的解码器是n-m解码器，其中m <= 2 ^ n。n-m解码器具有n个输入和m个输出，也称为n * m解码器。下图显示了具有3个输入变量的3到8行解码器，这些输入变量被解码为8个输出，每个输出代表三个二进制输入变量的组...

📅  最后修改于: 2020-12-29 11:15:13        🧑  作者: Mango

编码器编码器也可以被描述为执行解码器的逆操作的组合电路。编码器最多具有2 ^ n条(或更少)输入线和n条输出线。在编码器中，输出线生成与输入值相对应的二进制代码。下图显示了具有4条输入线和2条输出线的4 * 2编码器的框图。4到2行编码器的真值表可以表示为：A3A2A1A0D1D0000100001001010010100011从真值表中，我们可以将每个输出的布尔函数写为：4至2行编码器的电路图可...