考虑以下电路，该电路涉及一个上升沿触发的D FF。 
请考虑以下时序图。令Ai代表第i个时钟周期中线A上的逻辑电平。 
令A’表示A的补数。在1到5时钟周期内Y的正确输出序列为
(A) A0 Al A1’A3 A4
(B) A0 Al A2′A3 A4
(C) Al A2 A2′A3 A4
(D) Al A2’A3 A4 A5′答案： (A)
说明：这里使用的触发器是一个上升沿触发的D触发器，这意味着仅在“时钟的上升沿”触发器会捕获D处提供的输入，并相应地在Q处给出输出。的时钟输出不变。 D触发器的输出与输入相同，即Y = Q = D(在上升沿)。
现在，在上面的问题中，给出了5个时钟周期，我们必须在这些时钟周期中找到输出Q或Y。
首先，让我们导出逻辑门的布尔表达式。
这是：
D = AX + X’Q’
现在，
在第一个时钟周期内(即t = 0到1时)
此处时钟在t = 0处具有上升沿，因此仅在此刻，D触发器将更改其状态。
在第一个时钟中，X = 1，因此，D =A。现在，逻辑线在不同的时钟周期可能具有不同的电平，即可能为高电平或低电平，因此我们必须针对第i个时钟周期进行回答，其中Ai为第i个时钟中逻辑线A的逻辑电平(高电平或低电平)。
因此，在第一个时钟周期中，逻辑值应为A1(即，在第一个时钟周期中的A值)，但是由于逻辑门提供的延迟(传播延迟) ，触发器使用的A值是前一个值唯一，即它将捕获在第0个时钟周期(即A0)中使用逻辑线A所得到的D值。 X的值也一样，即在第i个时钟周期的Xi-1中使用X的先前值代替Xi。
现在，X的第一个时钟周期的值与第0个时钟的周期值相同，即逻辑1。因此，X = 1，并且A = A0，因此，D = A0，因此Q = Y = A0
类似地，我们必须对其他时钟周期进行处理，即要取第i个时钟周期的输出，需要采用Ai-1和Xi-1来代替Ai和Xi。
在第二个时钟周期内(即t = 1到2时)
X = 1(前一个时钟中的值)，因此，D = A1(前一个时钟中的A的值)，因此Q = Y = A1
在第3个时钟周期内(即t = 2到3时)
X = 0(前一个时钟中的值，请参见时序图)，因此，D = Q’= A1’，因此Q = Y = A1′ (由于反馈线)
在第4个时钟周期内(即t = 3到4时)
X = 1(前一个时钟中的值)，因此，D = A3，因此Q = Y = A3
在第5个时钟周期内(即t = 4到5时)
X = 1(前一个时钟中的值)，因此D = A4，因此Q = Y = A4
因此，输出顺序为： A0 A1 A1’A3 A4
这个问题的测验