考虑以下CPU的数据路径。
ALU，总线和数据路径中的所有寄存器的大小都相同。包括PC和GPR增量在内的所有操作都将在ALU中进行。存储器读取操作需要两个时钟周期–第一个时钟周期用于将数据加载到MAR中，第二个时钟周期用于将数据从存储器总线加载到MDR中
79。
指令“ call Rn，sub”是一个两个单词的指令。假设PC在指令的第一个字的获取周期中递增，则其寄存器传输解释为
Rn < = PC + 1;
PC < = M[PC]; 在该指令的执行周期内，所需的最少CPU时钟周期数为：
(A) 2
(B) 3
(C) 4
(D) 5答案： (B)
说明：一个周期用于递增PC，一个周期用于将PC加载到MAR中，一个周期用于获取存储器内容并加载到PC中。这个问题的测验