考虑具有三级流水线和级延迟 v1、v2 和 v3 的 3 GHz(千兆赫)处理器，使得
v1 = 3v2/4 = 2v3。如果最长的流水线阶段被分成两个等延迟的流水线阶段，新的频率是 _________ GHz，忽略流水线寄存器中的延迟
(一) 2
(乙) 4
(三) 8
(四) 16答案：(乙)
解释： Ans 是 B
Consider this pipeline
(V1) --> (V2) --> (V3)
Can be written as
(V) --> (4V/3) --> (V/2)
Where given V = V1 = 3V2/4 = 2V3 最大的阶段是阶段 2，需要 4V/3 秒的时间。处理器的速度仅受此阶段的限制。事实上，这是处理器的速度。
给出的频率是 3Ghz，这意味着处理器可以执行
3 Giga clock cycle.... in 1 second
Or
1 clock cycle .....in (1/3G) secs
(G for giga)但是我们知道流水线中最大阶段的阶段延迟限制了1个时钟周期的时间。因此
4V/3 = 1 clock cycle = 1/3G secs
V = 1/4G...........(1) 现在第 2 阶段的最大阶段被分成相等的大小，所以新的管道是
(V)-->(2V/3)-->(2V/3)-->(V/2) 现在最大的阶段是 V 秒
因此，
In V seconds do 1 clock cycle
In 1 second do 1/V clock cycles
But V = 1/4G
So in 1 second do 4 Ghz. {ANS} 这个问题的测验