门 | GATE CS 2013 |第41章

本章主要涵盖以下内容：

• 门分类和逻辑电路表示法
• 基本门类型和它们的逻辑功能表
• 组合逻辑电路和布尔代数
• 时序逻辑电路和时序分析

门分类和逻辑电路表示法

门是电子电路中的基本元素，可实现布尔逻辑运算。门分为两大类：与门和或门。与门只有在所有输入都是1时才输出1，而或门只有在任意输入都是1时才输出1。

电路图中，门表示为简单的图形符号。常见的门有AND门，OR门，NOT门，NAND门和NOR门。

基本门类型和它们的逻辑功能表

AND门的输出为1 ，当且仅当所有输入为1。

| A | B | Q | | - | - | - | | 0 | 0 | 0 | | 0 | 1 | 0 | | 1 | 0 | 0 | | 1 | 1 | 1 |

OR门的输出为1 ，当且仅当任意输入为1。

| A | B | Q | | - | - | - | | 0 | 0 | 0 | | 0 | 1 | 1 | | 1 | 0 | 1 | | 1 | 1 | 1 |

NOT门的输出等于输入的相反数。

| A | Q | | - | - | | 0 | 1 | | 1 | 0 |

NAND门的输出为0 ，当且仅当所有输入都是1。

| A | B | Q | | - | - | - | | 0 | 0 | 1 | | 0 | 1 | 1 | | 1 | 0 | 1 | | 1 | 1 | 0 |

NOR门的输出为0 ，当且仅当任意输入都是1。

| A | B | Q | | - | - | - | | 0 | 0 | 1 | | 0 | 1 | 0 | | 1 | 0 | 0 | | 1 | 1 | 0 |

组合逻辑电路和布尔代数

组合逻辑电路是由多个基本门组合而成的电路，用于实现任意布尔逻辑功能。布尔代数是一种数学符号系统，用于表达和简化布尔逻辑表达式。布尔代数可以用于演示布尔逻辑表达式的正确性，以及组合逻辑电路的设计和分析。

常见的组合逻辑电路包括加法器、比较器、多路数据选择器、多路数据器和优先级编码器。布尔代数包括多种逻辑运算符，如逻辑与、逻辑或、逻辑非、异或和同或。

时序逻辑电路和时序分析

时序逻辑电路是一个带有存储器元素的电路，它可以记住先前的输入信号。时序逻辑电路可以实现状态机、计数器和寄存器等功能。时序分析是可检查和验证由时序逻辑电路实现的逻辑功能的过程。

时序逻辑电路中，存储器元件通常是触发器或寄存器。时序逻辑电路中的数据通常以时序图表示。时序图是以时间轴为基础的图形表示法，可以显示输入和输出信号随时间的变化。时序分析将时序图中的数据转换为状态图或状态转换表，以评估电路的行为。

本章提供了门和逻辑电路设计的基础知识，以及组合逻辑电路和时序逻辑电路的实现方法。它也介绍了布尔代数和时序分析作为分析和验证逻辑电路设计的工具。