门| GATE CS Mock 2018年|套装2 |第62章

本次考试题目出自GATE CS Mock 2018年套装2的第62章，主要涉及编程问题，以下为详细介绍。

题目描述

一个乘法器接收两个二进制数，A和B，其中A＝（a_na_n-1.....a₁a₀）以及B＝（b_nb_n-1.....b₁b₀）。乘法器将两个数相乘，然后将结果送到一个数字锁存器。请给出一个电路，该电路实现上述功能。显示的输出可以具有任意数量的二进制位。电路可以使用与非门和单极性MOS晶体管和二极管等基本逻辑器件为基础。

解题思路

此题是一道电路设计题，要求实现两个二进制数的乘法器电路。我们可以使用卡诺图的方法设计电路。

卡诺图是一种简化布尔代数表达形式的图形工具。由Venn图演变而来。通过对Venn图上特定区域内的项进行分组，可形成卡诺图。

首先列出输入的二进制乘数A和乘数B，其中二进制数A和B的最高位分别为2ⁿ和2^m。在卡诺图中，将输入的二进制乘数A和乘数B分别作为行和列的第一行和第一列。

然后，确定卡诺图中每个矩形的布尔代数表达式，根据卡诺图，可以得到如下表格。

| | | B1 | B0 | |---|---|----|----| | A1 | | A1B1 | A1B0 | | A0 | | A0B1 | A0B0 |

根据上表我们可以得到如下的逻辑运算表达式：

Y7 = A1B1

Y6 = A1B0 + A0B1

Y5 = A0B0

Y4 = 0

Y3 = 0

Y2 = 0

Y1 = 0

Y0 = 0

使用上述运算表达式可以得到乘法器的逻辑电路，如下所示，其中每个圆圈都代表一个非门，黑圆圈代表与非门。

结论

通过以上电路设计方法，可以实现两个二进制数的乘法器电路。在设计电路时，我们需要使用卡诺图来确定逻辑表达式，然后根据逻辑表达式构建电路即可。