门 | GATE CS 1996 |第67章

这篇文章将介绍GATE CS 1996中的第67章，关于“门”的内容。在计算机科学中，门是一种能够将输入信号转换成输出信号的逻辑电路。这些门可以组合起来形成更复杂的逻辑电路或计算机架构。

基础门电路

最常见的门电路有三种：与门（AND）、或门（OR）和非门（NOT）。它们的真值表分别如下：

| A | B | A AND B | | --- | --- | ------- | | 0 | 0 | 0 | | 0 | 1 | 0 | | 1 | 0 | 0 | | 1 | 1 | 1 |

| A | B | A OR B | | --- | --- | ------ | | 0 | 0 | 0 | | 0 | 1 | 1 | | 1 | 0 | 1 | | 1 | 1 | 1 |

| A | NOT A | | --- | ----- | | 0 | 1 | | 1 | 0 |

我们可以使用以上的门电路构建其他的逻辑电路。

组合逻辑电路

组合逻辑电路是由门电路组成的电路，这些门电路互相连接形成一张电路图，并且无任何时钟或存储元件，它们仅由输入、输出和逻辑门构成。在输入信号给定后，输出会立即出现。

以下是一些常见的组合逻辑电路：

加法器

加法器是用于将两个二进制数字相加的电路。它包括全加器，可以递归地创造更大的数字加法器。以下是一个4位全加器的电路图。

译码器

译码器将输入的编码信号转换为输出信号。这是常见的使用场景是将十进制数字转换为BCD码。

以下是一个4位BCD码译码器的电路图。

时序电路

与组合电路不同，时序电路有存储元件并需要时钟信号以驱动电路。这种电路有固有的状态，按照时钟节拍（或时序信号）发生变化。

以下是一些常见的时序电路：

暂存器

暂存器是一种允许存储单个位元状态并在时钟信号到来时保持状态的器件。

计数器

计数器是一种递增计数器或递减计数器，可以产生时序信号。

以下是一个4位递增计数器的电路图。

总结

组合逻辑电路和时序电路是构建计算机的基本模块。掌握这些基础知识对于程序员来说至关重要。