门| GATE CS 1999 |第64章

本篇是 Gate CS 1999 年的第 64 章，主要内容是计算机科学方面的门控电路。门控电路是由 Transistors、Diodes 等基础元器件组成的逻辑电路，是计算机内部数字电路最基本的构建单元。本章涵盖了门控电路的基础知识、门级电路和 Flip-Flops 等内容，是计算机科学领域的重要概念之一。

1. 门控电路的基础知识

门控电路是数字电路中的基础概念，用于实现逻辑运算、数字信号调制、序列控制等功能。门控电路通常由若干个输入端和一个输出端构成，根据输入端的信号情况输出不同的数字信号。门控电路分为基本门和组合门两种。

1.1. 基本门

基本门是构成数字电路的最基本单位，其中包括三种门电路：与门、或门和非门。

1.1.1. 与门（AND Gate）

与门的功能是将两个二进制数字进行逻辑与运算，只有当两个输入口均为 1 时，输出端才会输出 1。与门的符号为 “&”。

1.1.2. 或门（OR Gate）

或门是将两个二进制数字进行逻辑或运算，只要两个输入口中有一个为 1，输出端就会输出 1。或门的符号为 “|”。

1.1.3. 非门（NOT Gate）

非门是将一个二进制数字进行逻辑非运算，即将输入的 0 变为 1，1 变为 0。非门的符号为 “!” 或 “¬”。

1.2. 组合门

组合门是由基本门构成的复合门电路，具有更为复杂的功能。包括或非门、与非门、异或门等。

1.2.1. 或非门（NOR Gate）

或非门是由一个或门和一个非门组成的组合门电路，功能是将输入的两个二进制数字进行逻辑或运算后再进行逻辑非运算。只有当两个输入口均为 0 时，输出端才会输出 1。或非门的符号为 “┴”。

1.2.2. 与非门（NAND Gate）

与非门是由一个与门和一个非门组成的组合门电路，功能是将输入的两个二进制数字进行逻辑与运算后再进行逻辑非运算。只要两个输入口中有一个为 0，输出端就会输出 1。与非门的符号为 “⊼”。

1.2.3. 异或门（XOR Gate）

异或门是由两个或门和一个非门组成的组合门电路，功能是将两个二进制数字进行逻辑异或运算，只有当输入口中有一个为 1 时，输出端才会输出 1。异或门的符号为 “⊕”。

2. 门级电路

门级电路是指由包括基本门和组合门在内的一组逻辑门组成的电路。门级电路的输出只依赖于输入的电气信号，和电路中实际连接的半导体器件无关。

门级电路分为系列门、TTL门和MOS门三种类型。

2.1. 系列门

系列门是主要用于数字电路的 TTL 门阵列，有 DTL（Diode Transistor Logic）、RTL（Resistor Transistor Logic）和 TTL（Transistor-Transistor Logic）三种类型。其中，TTL 是应用最广泛的一种。

2.2. TTL 门

TTL 门电路是一种基于晶体管技术的门电路，具有输出电平高、输出电平低、输入电流小等优点，是现代门级电路设计中的重要组成部分。TTL 门电路分为标准 TTL、高速 TTL、低功耗 TTL 等多种类型。

2.3. MOS 门

MOS 门电路是主要应用于大规模集成电路（VLSI）中的一种门级电路，由金属氧化物半导体场效应管（MOSFET）组成。由于 MOSFET 管的性质特点， MOS 门电路具有输入电阻高、功耗低、速度快等特点。

3. Flip-Flops

Flip-Flops 是一种基本的数字电路，用于实现数字信号的储存和处理。Flip-Flops 包括 SR Flip-Flops、D Flip-Flops、JK Flip-Flops 和 T Flip-Flops 等多种类型，常被用于储存状态、实现时序逻辑等功能。

3.1. SR Flip-Flops

SR Flip-Flops 是一种双稳态门电路，主要用于数字电路中的状态储存和时序逻辑。SR Flip-Flops 主要由两个 NAND 门或两个 NOR 门组成，其输入端口被命名为 S 和 R，输出端口分别为 Q 和 Q’。

3.2. D Flip-Flops

D Flip-Flops 是一种数据触发器，主要用于数字电路中的数据储存和时序逻辑。D Flip-Flops 中的 D 代表数据输入，其输入端口被命名为 D，输出端口为 Q，Q’ 表示输出的反相信号。

3.3. JK Flip-Flops

JK Flip-Flops 是一种多功能触发器，包括 RS 触发器和 D 触发器的所有功能。JK Flip-Flops 的输入端口由 J 和 K 组成，输出端口为 Q 和 Q’。

3.4. T Flip-Flops

T Flip-Flops 是一种单稳态触发器，主要用于数字电路中的时序逻辑。T Flip-Flops 的输入端口为 T，输出端口为 Q 和 Q’；当 T 为 1 时，输出 Q 翻转。

参考资料：

[1] https://en.wikipedia.org/wiki/Logic_gate

[2] https://www.geeksforgeeks.org/digital-logic-fundamentals/

[3] https://www.tutorialspoint.com/digital_circuits/digital_circuits_logic_gates.htm

[4] https://www.geeksforgeeks.org/flip-flops-nulls-and-assertion-digital-logic/