门 | GATE CS Mock 2018 |问题 3

这是GATE CS模拟考试2018年的第三道问题，本题主要涉及逻辑门和卡诺图的相关内容。

问题描述

给定一个由逻辑门组成的电路，其中包含两个输入A和B和一个输出Y，如下图所示：

       _____
      |     |
A ---|     |
      | AND |--Y
B ---|_____|

预测当输入A和B满足以下条件时，输出Y的值为1：

• A和B都是偶数
• A不是7的倍数
• B不是3的倍数

请用卡诺图的方法优化该电路，使得该电路所需的逻辑门最少。将最终的电路图和输出真值表列出来。

解题方法

首先我们需要确定输入A和B的取值范围。因为A和B都是偶数，我们可以先依次列出A和B的前几个偶数，得到：

A: 0, 2, 4, 6, 8, 10, 12, 14, 16, 18, 20...
B: 0, 2, 4, 6, 8, 10, 12, 14, 16, 18, 20...

同时，A不是7的倍数，B不是3的倍数，我们可以得到以下两个条件：

• A的余数不等于7
• B的余数不等于0、1或2

我们可以先构造出一个4x4的卡诺图，用来代表所有的可能输入情况。其中，AB分别代表输入A和B的取值：

  AB 00 01 11 10  
 Y              
  0             
  1             

根据以上条件，我们可以将真值表填充出来，如下所示：

  AB 00 01 11 10  
 Y              
  0   1  0  0  0  
  1   0  0  1  0  

我们可以观察到，当AB的取值为00、01或10时，输出Y的值都是0。因此，我们可以将0的位置用一个AND门连接起来，用一个NOT门将输出倒置，即得到以下的电路图：

          _____
         |     |
         | AND |--Y
      ___|_____|
     |         
     |NOT      
     |         
    __V_
   |    |
A _|    |
   | AND|
B _|____|

总结

卡诺图是一种较为直观和简洁的逻辑设计方法，可以帮助我们快速有效地优化电路的设计。在实际的电路设计中，我们可以根据不同的输入和输出条件，使用卡诺图进行逻辑门的优化。